Jumat, 20 Juli 2018
Judul : Perangkat Digital Pengingat
link : Perangkat Digital Pengingat
Perangkat Digital Pengingat
Sirkuit Elektronik Digital, yang beroperasi pada Sinyal Digital. Sirkuit Analog memanipulasi Sinyal Analog yang kinerjanya lebih toleransi manufaktur, Redaman Sinyal dan Kebisingan.
Teknik Digital sangat membantu karena jauh lebih mudah untuk mendapatkan perangkat elektronik untuk beralih ke salah satu keadaan ke keadaan lain. Terbentuk dari rakitan besar Gerbang Logika (Sirkuit Terpadu) Representasi elektronik sederhana dari fungsi Logika Boolean
Kebanyakan sistem membutuhkan sirkuit yang memungkinkan sinyal tidak tersinkronisasi eksternal untuk memasuki Sirkuit Logika Synchronous. Secara Inheren tidak Syncronous. Contoh, Sirkuit Asynchronous yang banyak digunakan termasuk Flip-Flop Sinkronisasi, Switch Debouncer dan Arbiter.
Rangkaian Digital, Perubahan status elemen memori disinkronisasi oleh sinyal clock. Rangkaian Logika Digital Sekuensial, Data disimpan di memori yang disebut Flip-Flop. Output dari Flip-Flop adalah konstan sampai pulsa diterapkan pada input "Clock", yang Input dari Flip-Flop di-Latch ke dalam outputnya.
Komponen Logika Asynchronous sulit untuk dirancang karena semua kondisi, di semua timing yang harus dipertimbangkan. Metode membuat tabel dari waktu minimum dan maksimum agar setiap kondisi, dan kemudian menyesuaikan rangkaian untuk meminimalkan jumlah status tersebut.
SR Flip-Flop menggunakan dua gerbang NAND bersilang seperti 74LS00, atau dua gerbang AND NOR berpasangan silang seperti 74LS02. SR Flip-Flop memiliki dua input S(Set) dan R(Reset) dan dua output Q dan Q dengan salah satu output menjadi pelengkap.
Dua konfigurasi dasar SR Flip-Flop Bistable Asynchronous menggunakan NAND Input Negatif, atau Input Positif NOR. Untuk Latch SR Bistable menggunakan dua NAND lintas-gabungan beroperasi dengan kedua input biasanya TINGGI pada tingkat logika "1".
Penerapan RENDAH tingkat logika "0" ke input S dengan R tahan TINGGI menyebabkan keluaran Q menjadi TINGGI, pengaturan Latch. Tingkat logika "0" input R dengan input S yang dimiliki HIGH menyebabkan output Q menjadi RENDAH, menyetel ulang gerendel. Untuk pengunci gerbang SR NAND, kondisi S = R = 0 adalah terlarang.
Membuat setiap bit dasar Set-Reset SR Flip-Flop, menghubungkan sepasang Gerbang NAND 2-Input Cross-Coupled. Untuk membentuk Set-Reset Bistable dikenal Gerbang SR NAND Gerbang aktif Latch, sehingga umpan balik setiap output ke salah satu Input gerbang NAND lainnya.
Perangkat terdiri dari dua input, disebut Set S dan Reset R dengan dua output Q sesuai dan kebalikannya atau melengkapi Q (Not-Q). Flip-Flop SR beroperasi hanya dengan transisi Clock Positif atau transisi Clock Negatif. Sedangkan, SR Latch beroperasi dengan mengaktifkan sinyal.
SR Flip-Flop gerbang NAND dasar memerlukan input logika "0" untuk membalik atau mengubah status dari Q ke Q dan sebaliknya.
Dengan menghubungkan 2-input AND secara seri dengan setiap terminal input dari SR Flip-flop, Gated SR Flip-Flop dapat dibuat. Masukan tambahan bersyarat ini disebut input "Aktif" dan diberi awalan "EN". Penambahan input berarti bahwa output Q mengubah status ketika TINGGI dan karenanya digunakan sebagai input clock (CLK) sehingga Level-Sensitive.
Gated SR Flip-Flop beroperasi secara berurutan dengan status output berubah sebagai respons terhadap input pada aplikasi clock atau mengaktifkan input. Ketika perubahan output dikendalikan oleh clock memungkinkan input, sirkuit SR Flip-Flop terjaga dikatakan menjadi "Sinkron" Flip-Flop. Kemudian SR Flip-Flop Asynchronous tidak memerlukan clock, tetapi Sinkron.
Konversi SR Flip-Flop NOR yang terjaga dicapai dengan menggunakan dua gerbang AND (74LS08) yang terhubung ke Set dan Reset input. Kontrol tambahan atau input "Enable", EN terhubung ke kedua gerbang AND, menghasilkan output RENDAH ketika input clock RENDAH.
Ketidakpastian dalam pengalihan tidak dikehendaki karena sebagian aplikasi memerlukan output untuk diatur dalam keadaan yang ditetapkan, baik SET atau RESET siap menerima data. Mengatasi ketidakpastian dengan konversi Flip-Flop menggunakan dua input asinkron tambahan Preset, PR dan Clear, CLR.
Memiliki satu input disebut "D", atau input data, ditambah input clock, CLK bersama dua output, Q dan Q. D Flip-Flop mentransfer Data antara input dan outputnya, setelah penundaan satu pulsa clock sehingga "D" disebut sebagai masukan "Delay".
D Flip-Flop dibuat dari SR Flip-Flop hanya menghubungkan inverter antara S dan input R sehingga input ke inverter dihubungkan ke input S dan output dari inverter terhubung ke Masukan S.
JK Flip-Flop mirip SR Flip-Flop banyak digunakan desain Flip-Flop.
"J" setara dengan Set dan "K" setara dengan Reset.
SR Flip-Flop memiliki dua atau tiga kombinasi input bermakna dengan urutan input dari S = R = 1 kombinasi tidak diperbolehkan, dapat dimodifikasi untuk mencapai fungsi pengalihan berbeda. JK Flip-Flop sebagai Perangkat Universal.
Konversi Flip-Flop ke konfigurasi “Master-Slave” dengan penambahan sirkuit Bistabel kedua. Konfigurasi terdiri dari dua SR Flip-Flop terhubung kaskade. Satu Flip-Flop yang dapat diblokir sebagai Master dan yang menerima input eksternal sebagai Slave, mengambil input dari Master Flip-Flop.
Master-Slave Flip-Flop sebagai Bistable yang dipicu tingkat atau yang dipicu oleh pulsa karena data input dibaca selama waktu ketika pulsa clock input berada pada level HIGH.
Tidak terbatas pada Master-Slave SR saja. JK Master-Slave dan D Master-Slave Flip-Flop. Semuanya, Flip-Flop Slave adalah SR Flip-Flop standar, sedangkan tipe Flip-Flop mengambil namanya dari bagian Master konfigurasi SR Flip-Flop, JK Flip-Flop atau D Flip-Flop.
74LS74 LS Dual D-type Flip Flops with Preset and Clear
74LS175 LS Quad D-type Flip Flops with Clear
74LS273 LS Octal D-type Flip Flops with Clear
4013B CMOS Dual type D Flip Flop
40174B CMOS Hex D-type Flip Flop with Master Reset
D Flip-Flop Sebagai Pembagi Frekuensi
Penggunaan D Flip-Flop sebagai Pembagi Frekuensi. Jika output Q terhubung langsung ke input D yang memberikan “Feedback” loop tertutup, clock yang berurutan membuat “Toggle” yang Bistable sekali setiap dua siklus clock.
Data Latch dapat digunakan sebagai "Binary Divider", atau "Frequency Divider" untuk menghasilkan rangkaian counter "Divide-by-2", yaitu, output memiliki setengah frekuensi dari pulsa clock. Dengan Loop Umpan Balik D Flip-Flop, dikonstruksi disebut T-type Flip-Flop (Tipe-T Bistable), digunakan pembagi-dua sirkuit penghitung biner.
D Flip-Flop Sebagai 4-Bit Data Latch
Pengait data digunakan sebagai penyimpan atau mengingat data pada input datanya, bertindak perangkat memori bit tunggal seperti 74LS74 atau CMOS 4042 tersedia dalam format Quad.
Menghubungkan bersama empat, 1-bit Latch Data sehingga semua input clock terhubung bersama dan "Clocked" saat yang sama, sebuah "4-bit" Data latch.
T-type (Toggle) Flip-Flop adalah satu input Bistable, dengan operasi mirip dengan D-type. Konfigurasi JK Flip-Flop, bahwa jika J = K = 1 outputnya akan beralih pada aplikasi siklus clock berikutnya. Kemudian konversi Flip-Flop ke tipe Toggle hanyalah menghubungkan input TINGGI.
T-type Flip-Flop tidak tersedia secara komersial tetapi dapat dikonstruksi dari Flip-Flop JK Flip-Flop (D Flip-Flop) dengan menghubungkan input J dengan input K dan keduanya ke level logika “1”.
Dengan J dan K HIGH, Flip-Flop berubah menyatakan setiap kali dipicu pada input clock. Input clock disebut "Toggle Input" ketika output menjadi "1" jika itu "0", dan "0" jika itu "1", artinya Toggles.
Sirkuit Synchronous
Rangkaian Digital, Perubahan status elemen memori disinkronisasi oleh sinyal clock. Rangkaian Logika Digital Sekuensial, Data disimpan di memori yang disebut Flip-Flop. Output dari Flip-Flop adalah konstan sampai pulsa diterapkan pada input "Clock", yang Input dari Flip-Flop di-Latch ke dalam outputnya.
Sirkuit Asynchronous
Komponen Logika Asynchronous sulit untuk dirancang karena semua kondisi, di semua timing yang harus dipertimbangkan. Metode membuat tabel dari waktu minimum dan maksimum agar setiap kondisi, dan kemudian menyesuaikan rangkaian untuk meminimalkan jumlah status tersebut.
SR Latch
Set-Reset SR Flip-Flop
SR Flip-Flop menggunakan dua gerbang NAND bersilang seperti 74LS00, atau dua gerbang AND NOR berpasangan silang seperti 74LS02. SR Flip-Flop memiliki dua input S(Set) dan R(Reset) dan dua output Q dan Q dengan salah satu output menjadi pelengkap.
Dua konfigurasi dasar SR Flip-Flop Bistable Asynchronous menggunakan NAND Input Negatif, atau Input Positif NOR. Untuk Latch SR Bistable menggunakan dua NAND lintas-gabungan beroperasi dengan kedua input biasanya TINGGI pada tingkat logika "1".
SR Flip-Flop
NAND Set-Reset SR Flip-Flop
Membuat setiap bit dasar Set-Reset SR Flip-Flop, menghubungkan sepasang Gerbang NAND 2-Input Cross-Coupled. Untuk membentuk Set-Reset Bistable dikenal Gerbang SR NAND Gerbang aktif Latch, sehingga umpan balik setiap output ke salah satu Input gerbang NAND lainnya.
Perangkat terdiri dari dua input, disebut Set S dan Reset R dengan dua output Q sesuai dan kebalikannya atau melengkapi Q (Not-Q). Flip-Flop SR beroperasi hanya dengan transisi Clock Positif atau transisi Clock Negatif. Sedangkan, SR Latch beroperasi dengan mengaktifkan sinyal.
Clocked SR Flip-Flop
Kadang diinginkan dalam rangkaian logika berurutan untuk memiliki SR Flip-Flop Bistable yang mengubah keadaan ketika kondisi tertentu terpenuhi terlepas dari kondisi baik input Set atau Reset.
Dengan menghubungkan 2-input AND secara seri dengan setiap terminal input dari SR Flip-flop, Gated SR Flip-Flop dapat dibuat. Masukan tambahan bersyarat ini disebut input "Aktif" dan diberi awalan "EN". Penambahan input berarti bahwa output Q mengubah status ketika TINGGI dan karenanya digunakan sebagai input clock (CLK) sehingga Level-Sensitive.
Gated Set-Reset SR Flip-Flop
Gated SR Flip-Flop beroperasi secara berurutan dengan status output berubah sebagai respons terhadap input pada aplikasi clock atau mengaktifkan input. Ketika perubahan output dikendalikan oleh clock memungkinkan input, sirkuit SR Flip-Flop terjaga dikatakan menjadi "Sinkron" Flip-Flop. Kemudian SR Flip-Flop Asynchronous tidak memerlukan clock, tetapi Sinkron.
Gated SR Flip-Flop
Preset and Clear
Sirkuit SR Flip-Flop untuk menghasilkan Latch Bistable dengan input tambahan yang disebut Input Preset dan Clear, dapat digunakan untuk mengatur Flip-Flop ke keadaan awal yang independen dari clock. Output Q dan Q dimuat dengan nilai yang tidak terdefinisi, dapat meng-over-ride semua input dan mengatur output ke status yang ditentukan.
D Flip-Flop
Data or Delay Latch
Memiliki satu input disebut "D", atau input data, ditambah input clock, CLK bersama dua output, Q dan Q. D Flip-Flop mentransfer Data antara input dan outputnya, setelah penundaan satu pulsa clock sehingga "D" disebut sebagai masukan "Delay".
JK Flip-Flop
JK Flip-Flop mirip SR Flip-Flop banyak digunakan desain Flip-Flop.
"J" setara dengan Set dan "K" setara dengan Reset.
Master-Slave Flip-Flop
Konversi Flip-Flop ke konfigurasi “Master-Slave” dengan penambahan sirkuit Bistabel kedua. Konfigurasi terdiri dari dua SR Flip-Flop terhubung kaskade. Satu Flip-Flop yang dapat diblokir sebagai Master dan yang menerima input eksternal sebagai Slave, mengambil input dari Master Flip-Flop.
74LS74 LS Dual D-type Flip Flops with Preset and Clear
74LS175 LS Quad D-type Flip Flops with Clear
74LS273 LS Octal D-type Flip Flops with Clear
4013B CMOS Dual type D Flip Flop
40174B CMOS Hex D-type Flip Flop with Master Reset
D Flip-Flop Sebagai Pembagi Frekuensi
Penggunaan D Flip-Flop sebagai Pembagi Frekuensi. Jika output Q terhubung langsung ke input D yang memberikan “Feedback” loop tertutup, clock yang berurutan membuat “Toggle” yang Bistable sekali setiap dua siklus clock.
Data Latch dapat digunakan sebagai "Binary Divider", atau "Frequency Divider" untuk menghasilkan rangkaian counter "Divide-by-2", yaitu, output memiliki setengah frekuensi dari pulsa clock. Dengan Loop Umpan Balik D Flip-Flop, dikonstruksi disebut T-type Flip-Flop (Tipe-T Bistable), digunakan pembagi-dua sirkuit penghitung biner.
Pengait data digunakan sebagai penyimpan atau mengingat data pada input datanya, bertindak perangkat memori bit tunggal seperti 74LS74 atau CMOS 4042 tersedia dalam format Quad.
Menghubungkan bersama empat, 1-bit Latch Data sehingga semua input clock terhubung bersama dan "Clocked" saat yang sama, sebuah "4-bit" Data latch.
T-type Flip-Flop (Toggle)
T-type (Toggle) Flip-Flop adalah satu input Bistable, dengan operasi mirip dengan D-type. Konfigurasi JK Flip-Flop, bahwa jika J = K = 1 outputnya akan beralih pada aplikasi siklus clock berikutnya. Kemudian konversi Flip-Flop ke tipe Toggle hanyalah menghubungkan input TINGGI.
Dengan J dan K HIGH, Flip-Flop berubah menyatakan setiap kali dipicu pada input clock. Input clock disebut "Toggle Input" ketika output menjadi "1" jika itu "0", dan "0" jika itu "1", artinya Toggles.
[ Avionics Knowledge ] - [ The Computer Networking ]
Demikianlah Artikel Perangkat Digital Pengingat
Sekianlah artikel Perangkat Digital Pengingat kali ini, mudah-mudahan bisa memberi manfaat untuk anda semua. baiklah, sampai jumpa di postingan artikel lainnya.
Anda sekarang membaca artikel Perangkat Digital Pengingat dengan alamat link https://taste-mix.blogspot.com/2018/07/perangkat-digital-pengingat.html